(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-125105 (P2002-125105A)

(43)公開日 平成14年4月26日(2002.4.26)

(51) Int.Cl.7		識別記号	FΙ		:	73}*(参考)
H04N	1/21		H04N	1/21		2H027
G 0 3 G	21/00	370	G 0 3 G	21/00	370	5 B 0 4 7
G 0 6 T	1/60	450	G 0 6 T	1/60	450C	5 C O 7 3

雲杏譜水 未請求 請求項の数7 ○Ⅰ、(全20 頁)


		著金蘭水 未開水 請求項の数7 (01. (全 20 貝)
(21)出願番号	特膜2000-312916(P2000-312916)	(71) 出願人 000006747
		株式会社リコー
(22)出顧日	平成12年10月13日(2000.10.13)	東京都大田区中馬込1丁目3番6号
		(72) 発明者 博木 杉高
		東京都大田区中馬込1丁目3番6号 株式
		会社リコー内
		(74)代理人 100093920
		弁理士 小島 俊郎
		F ターム(参考) 2H027 EE08 FD08 ZA07
		5B047 AA01 EA07 EB02
		50073 AA01 BB07 BC01 CED1

(54) 【発明の名称】 画像処理装置、画像処理方法及び該方法を実行するプログラムを格納したコンピュータ読み取り 可能な記憶媒体

(57)【要約】

【課題】 本発明は広幅コピー機の各サイズ毎に、それぞれの主走査画素数のFI/FO長を持つ画像データ制御ASICを開発せずに済む、画像処理装置及び画像処理方法並びに該方法を実行するプログラムを格納したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。

【解決手段】 本発明の画像処理装置は、原稿画像の画像データを画像記憶手段に一時格納する際はライン毎の格納を制御し、画像データを画像記憶手段から読み出す際は1ラインをn分割(nは正の整数)し、n分割された各々を新たな1ラインとして読み出し、読み出したライン毎に所定の画像処理を施す手段を有する。



【特許請求の範囲】

【請求項1】 原稿を搬送する搬送手段を有し、該搬送手段により搬送された原稿の画像を読み取り、読み取った画像データを画像記憶手段に一時格納し、該画像記憶手段から画像データを読み出し、必要な画像処理を行った後、画像処理を行った画像データをコントローラ側フレームメモリへ送信し、蓄積する画像処理装置において、

原稿画像の画像データを前記画像記憶手段に一時格納する際はライン毎の格納を制御し、前記画像データを前記 10 画像記憶手段から読み出す際は1ラインをn分割(nは正の整数)し、n分割された各々を新たな1ラインとして読み出し、読み出したライン毎に所定の画像処理を施す手段を有することを特徴とする画像処理装置。

【請求項2】 原稿を搬送する搬送手段を有し、該搬送 手段により搬送された原稿の画像を読み取り、読み取ら れた画像データを画像記憶手段に一時格納し、該画像記 憶手段から画像データを読み出し、必要な画像処理及び 複数のライン毎に画像圧縮を行った後、該画像圧縮デー タをコントローラ側フレームメモリへ送信し、蓄積する 20 画像処理装置において、

原稿画像の画像データを前記画像記憶手段に一時格納す る際は、ライン毎の格納を制御し、前記画像データを前 記画像記憶手段から読み出す際に、画像圧縮単位のmラ イン (mは正の整数) をライン1、ライン2、・・・、 ラインmとし、さらに1ラインを画素方向にn分割(n は正の整数)し、前記ライン1のn分割された各々をラ イン11、ライン12、・・・、ライン1nとするとき に、前記画像記憶手段からライン11、ライン21、・ ・・、ラインm1の順で読み出し、読み出したライン1 1~ラインm1を画素ブロック1とし、該画素ブロック 1で画像処理及び画像圧縮を行い、前記画像記憶手段か らライン12、ライン22、・・・、ラインm2の順で 読み出し、読み出したライン12~ラインm2を画素ブ ロック2とし、該画素ブロック2で画像処理及び画像圧 縮を行い、以後同様な読み出し順によって、読み出され た各画素ブロックに対して画像処理及び画像圧縮を行う 手段を具備することを特徴とする画像処理装置。

【請求項3】 1ラインをn分割する際の分割数nを原稿画像サイズあるいは前記画像記憶手段のメモリ容量等 40 に応じて任意に変更する手段を具備する請求項1又は2 に記載の画像処理装置。

【請求項4】 原稿を搬送する搬送手段を有し、該搬送手段により搬送された原稿の画像を読み取り、読み取った画像データを画像記憶手段に一時格納し、該画像記憶手段から画像データを読み出し、必要な画像処理を行った後、画像処理を行った画像データをコントローラ側フレームメモリへ送信し、蓄積する画像処理方法において、

原稿画像の画像データを前記画像記憶手段に一時格納す 50

る際はライン毎の格納を制御し、前記画像データを前記 画像記憶手段から読み出す際は1ラインをn分割(nは 正の整数)し、n分割された各々を新たな1ラインとし て読み出し、読み出したライン毎に所定の画像処理を施

すことを特徴とする画像処理方法。

【請求項5】 原稿を搬送する搬送手段を有し、該搬送手段により搬送された原稿の画像を読み取り、読み取られた画像データを画像記憶手段に一時格納し、該加増記憶手段から画像データを読み出し、必要な画像処理及び複数のライン毎に画像圧縮を行った後、該画像圧縮データをコントローラ側フレームメモリへ送信し、蓄積する画像処理方法において、

原稿画像の画像データを前記画像記憶手段に一時格納す る際は、ライン毎の格納を制御し、前記画像データを前 記画像記憶手段から読み出す際に、画像圧縮単位のmラ イン (mは正の整数) をライン1、ライン2、・・・、 ラインmとし、さらに1ラインを画素方向にn分割(n は正の整数)し、前記ライン1のn分割された各々をラ イン11、ライン12、・・・、ライン1nとするとき に、前記画像記憶手段からライン11、ライン21、・ ・・、ラインm1の順で読み出し、読み出したライン1 1~ラインm1を画素ブロック1とし、該画素ブロック 1で画像処理及び画像圧縮を行い、前記画像記憶手段か らライン12、ライン22、・・・、ラインm2の順で 読み出し、読み出したライン12~ラインm2を画素ブ ロック2とし、該画素ブロック2で画像処理及び画像圧 縮を行い、以後同様な読み出し順によって、読み出され た各画素ブロックに対して画像処理及び画像圧縮を行う ことを特徴とする画像処理方法。

【請求項6】 1ラインをn分割する際の分割数nを原稿画像サイズあるいは前記画像記憶手段のメモリ容量等に応じて任意に変更する請求項4又は5に記載の画像処理方法。

【請求項7】 請求項4~6のいずれかに記載の画像処理方法を実行するプログラムを格納したコンピュータ読み取り可能な記憶媒体。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は画像処理装置、画像 処理方法及び該方法を実行するプログラムを格納したコ ンピュータ読み取り可能な記憶媒体に関し、詳細にはス キャナーにて原稿画像を読み取り処理を行う画像読取装 置、あるいはスキャナーから画像を読み込んで転写紙に 画像を再生する画像処理装置に関する。

[0002]

【従来の技術】コピーやFAX、プリンタ、スキャナー等の機能を1台で実現する複合機(以下MFPと略す)の構成に関し、読み取り信号の画像処理、メモリへの画像蓄積、複数機能の並行動作及びそれぞれの画像処理を最適化する従来例として特開平8-274986号公報

がある。この従来例は、画像処理の各処理の処理順序及び処理回数を任意に設定でき、入力された画像に対して最適な画像処理を行え、各種の画像処理を1つの画像処理構成で実行できるようにしている。しかし、MFPの各機能について述べられているが、本発明に関するメモリアクセス制御や画像圧縮等に関しては一般的な説明にとどまっている。

【0003】また、ディジタル画像処理装置に関するものであって、ディジタル画像信号を転写紙に画像として再生する装置、特にスキャナーから画像を読み込んで転 10 写紙に画像を再生する装置に関するものについて図面を用いて以下に説明する。

【0004】図16は第1の従来例に係る画像処理装置 のシステム構成を示すブロック図である。同図に示す画 像処理装置はMFPを例とする。原稿を光学的に読み取 る読み取りユニット51は、原稿に対するランプ照射の 反射光をミラー及びレンズにより受光素子に集光する。 CCD等の受光素子は、センサ・ボード・ユニット(以 下SBUと略す) 52に搭載され、受光素子において電 気信号に変換された画像信号はディジタル信号に変換さ れた後、SBU52から出力される。SBU52から出 力される画像信号は圧縮/伸張及びデータインターフェ ース制御部(以下CDICと略す)53に入力される。 機能デバイス及びデータバス間における画像データの伝 送はCDIC53が全て制御する。CDIC53は画像 データに関し、SBU52、パラレルバス54、画像処 理プロッセサ (以下 I P P と略す) 55の相互間のデー タ転送、そして全体制御を司るシステムコントローラ5 6と画像データに対するプロセスコントローラ57との 間の通信を行う。SBU52からの画像信号はCDIC 53を経由してIPP55に転送され、IPP55によ って光学系及びディジタル信号への量子化に伴う信号劣 化、例えばスキャナー系の信号劣化を補正し、再度CD IC53へ出力される。IPP55からCDIC53へ 転送されたデータは、CDIC53からパラレルバス5 4を経由して画像メモリアクセス制御(以下 I MACと 略す)58に送られる。ここではシステムコントローラ 56の制御に基づき画像データとメモリモジュール(以 下MEMと略す) 59のアクセス制御、外部パソコン (以下PCと略す) 60のプリント用データの展開、メ 40 モリ有効活用のための画像データの圧縮/伸張を行う。 IMAC58へ送られたデータはデータ圧縮後MEM5 9へ蓄積され、蓄積データを必要に応じて読み出す。読 み出しデータは伸張され、本来の画像データに戻されて IMAC58からパラレルバス54経由でCDIC53 へ戻される。CDIC53からIPP55への転送後は 画質処理及びVDC61でのパルス制御を行い、作像ユ ニット62において転写紙上に再生画像を形成する。画 像データの流れにおいて、パラレルバス54及びCDI C53でのバス制御により、MFPの機能を実現する。

FAX送信機能は読み取り画像データをIPP55にて 画像処理を実施し、CDIC53及びパラレルバス54 を経由してFAX制御ユニット(以下FCUと略す)6 3へ転送する。FCU63にて通信網へのデータ変換を 行い、公衆回線(以下PNと略す)64へFAXデータ として送信する。FAX受信は、PN64からの回線デ ータをFCU63にて画像データへ変換し、パラレルバ ス54及びCDIC53を経由してIPP55へ転送さ れる。この場合特別な画質処理は行わず、VDC61に おいてドット再配置及びパルス制御を行い、作像ユニッ ト62において転写紙上に再生画像を形成する。複数ジ ョブ、例えばコピー機能、FAX送受信機能、プリンタ 出力機能が並行に動作する状況において、読み取りユニ ット51、作像ユニット62及びパラレルバス54の使 用権のジョブへの割り振りをシステムコントローラ56 及びプロセスコントローラ57にて制御する。プロセス コントローラ57は画像データの流れを制御し、システ ムコントローラ56はシステム全体を制御し、各リソー スの起動を管理する。MFPの機能選択は操作部(以下 Ope. Paneと略す) 65にて選択入力し、コピー機能、F AX機能等の処理内容を設定する。システムコントロー ラ56とプロセスコントローラ57はパラレルバス5 4、CDIC53及びシリアルバス66を介して相互に

通信を行う。CDIC53内においてパラレルバス54

とシリアルバス66とのデータインターフェースのため

のデータフォーマット変換を行う。

【0005】図17は図16のIPPの構成を示すブロ ック図である。同図において、読み取り画像は図示して いないSBU及びCDICを介してIPPの入力I/F 55-1からスキャナー画像処理部55-2へ伝達され る。スキャナー画像処理部55-2では、読み取り画像 信号の劣化補正が目的で、シェーディング補正、スキャ ナーγ補正、MTF補正等を行う。補正処理ではないが 拡大/縮小の変倍処理も行う。読み取り画像データの補 正処理終了後、出力I/F55-3を介してCDICへ 画像データを転送する。転写紙への出力は図示していな いCDIC53からの画像データを入力 1/F55-4 より受け、画質処理部55-5において面積階調処理を 行う。画質処理後のデータは出力 I / F 5 5 - 6 を介し てVDC61へ出力される。面積階調処理は、濃度変 換、ディザ処理、誤差拡散処理等があり、階調情報の面 積近似を主な処理とする。一旦スキャナー画像処理され た画像データをメモリに蓄積しておけば、画質処理を変 えることによって種々の再生画像を確認することができ る。例えば、再生画像の濃度を振ってみたり、ディザマ トリクスの線数を変更してみたりすることで、再生画像 の雰囲気を変更できる。この時処理を変更する度に画像 を読み取りユニットから読み込み直す必要はなく、ME Mから格納画像を読み出せば同一データに対し、何度で も異なる処理を実施できる。また、単体スキャナーの場 合、スキャナー画像処理と階調処理を併せて実施し、C DICへ出力する。処理内容はプログラマブルに変更する。処理の切り替え、処理手順の変更等はコマンド制御部55-7において管理する。

【0006】図18は図16のCDICの構成を示すブ ロック図である。同図において、画像データ入出力部5 3-1は図示していないSBU52からの画像データを 入力し、図示していないIPP55に対してデータを出 力する。画像データ入力制御部53-2では、IPP5 5でスキャナー画像補正されたデータが入力される。入 10 カデータはパラレルバスでの転送効率を高めるためにデ ータ圧縮部53-3においてデータ圧縮され、パラレル データ I / F 5 3 - 5を介してパラレルバスへ送出され る。パラレルバス54からパラレルデータI/F53-5を介して入力される画像データは、バス転送のために 圧縮されており、データ伸張部53-6で伸張される。 伸張された画像データは画像データ出力制御部53-7 においてIPP55へ転送される。パラレルデータとシ リアルデータの変換機能を併せ持つシステムコントロー ラはパラレルバスにデータを転送し、プロセスコントロ 20 ーラはシリアルバスにデータを転送する。2つのコント ローラの通信のためにデータ変換を行う。シリアルデー タI/F53-8,53-9はIPP用にも更に1系統 持たせ、IPPと共にI/Fする。

【0007】図19は図16のVDCの構成を示すブロック図である。同図において、入力される画像データに対し作像ユニットの特性に応じて、追加の処理を行う。エッジ平滑処理部61-1によるドットの再配置処理、ドット形成のための画像信号のパルス制御をパルス制御部61-2によって行い、画像データは図示していない作像ユニット62を対象として出力される。画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能をデータ変換部61-3に併せ持ち、VDC単体でもシリアルデータI/F61-4及びパラレルデータI/F61-5を介してシステムコントローラとプロセスコントローラの通信に対応できる。

【0008】図20は図16のIMACの構成を示すブロック図である。同図において、パラレルデータI/F58-1において、パラレルバス54との画像データのインターフェースを管理する。構成的には、図示してい40ないMEM59への画像データの格納/読み出しと、主に外部のPC60から入力されるコードデータの画像データの画像データの画像データの画像データの画像データに表記されたコードデータは、システムコントローカル領域でのデータの格納を行う。ラインバッファ58-2に格納されたコードデータは、システムコントローラI/F58-3を介して入力されたシステムコントローラ56からの展開処理命令に基づき、ビデオ制御部58-4において画像データに展開される。展開された画像データもしくはパラレルデータI/F58-1を介して図示していない50

パラレルバス54から入力された画像データは、図示していないMEM59に格納される。この場合、データ変換部58-5において格納対象となる画像データを選択し、データ圧縮部58-6においてメモリ使用効率を上げるためにデータ圧縮を行い、メモリアクセス制御部58-8にてMEMのアドレスを管理しながら図示していないMEM59に画像データを格納する。MEM59に格納された画像データの読み出しは、メモリアクセス制御部58-8にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部58-7にて伸張する。伸張された画像データをパラレルバス54へ転送する場合、パラレルデータI/F58-1を介してデータ転送を行う。

【0009】図21は図16のFCUの構成を示すブロ ック図である。同図において、FAX送受信部63-1 は、画像データを通信形式に変換して外部回線に送信 し、また外部からのデータを画像データに戻して外部Ⅰ /F63−2及びパラレルバス54を介して図示してい ない作像ユニットにおいて記録出力する。FAX送受信 部63-1は、FAX画像処理部63-3、画像メモリ 63-4、メモリ制御部63-5、ファクシミリ制御部 63-6、画像圧縮伸張部63-7、モデム63-8及 び網制御部63-9を含んで構成している。この内、F AX画像処理部63-3に関し、受信画像に対する二値 スムージング処理は図19のVCU61のエッジ平滑処 理部61-1において行う。また、画像メモリ63-4 に関しても、出力バッファ機能に関してはIMAC及び MEMにその機能の一部を移行する。このように構成さ れたFAX送受信部63-1では、画像情報の伝送を開 始するとき、ファクシミリ制御部63-6がメモリ制御 部63-5に指令し、画像メモリ63-4から蓄積して いる画像情報を順次読み出させる。読み出された画像情 報は、FAX画像処理部63-3によって元の信号に復 元されるとともに、密度変換処理及び変倍処理が施さ れ、ファクシミリ制御部63-6に加えられる。ファク シミリ制御部63-6に加えられた画像信号は、画像圧 縮伸張部63-7によって符号圧縮され、モデム63-8によって変調された後、網制御部63-9を介して宛 先へと送出される。そして、送信が完了した画像情報 は、画像メモリ63-4から削除される。受信時には、 受信画像は一旦画像メモリ63-4に蓄積され、その時 に受信画像を記録出力可能であれば、1枚分の画像の受 信を完了した時点で記録出力される。また、複写動作時 に発呼されて受信を開始したときは、画像メモリ63-4の使用率が所定値、例えば80%に達するまでは画像 メモリ63-4に蓄積し、画像メモリ63-4の使用率 が80%に達した場合には、その時に実行している書き 込み動作を強制的に中断し、受信画像を画像メモリ63 - 4から読み出し記録出力させる。このとき画像メモリ 63-4から読み出した受信画像は画像メモリ63-4

から削除し、画像メモリ63-4の使用率が所定値、例えば10%まで低下した時点で中断していた書き込み動作を再開させ、その書き込み動作を全て終了した時点で、残りの受信画像を記録出力させている。また、書き込み動作を中断した後に、再開できるように中断時における書き込み動作のための各種パラメータを内部的に退避させ、再開時にパラメータを内部的に復帰させる。

【0010】ここで、スキャナーから原稿画像データを読み込んでこれらのデータを一時画像記憶手段に格納し、しかる後に読み出し、画像処理を行った後コントローラ側フレームメモリに送信する画像処理装置について以下に説明する。

【0011】図22は第2の従来例に係る画像処理装置 の構成を示すブロック図である。同図において、図16 と同じ参照符号は同じ構成要素を示す。同図に示す画像 処理装置は、CDIC及びIPPを表面と裏面の両面対 応用としての表面読み取りユニット71、SBU72、 裏面読み取りユニット73、SBU74、更に画像一時 記憶手段75を設けている。原稿の表面と裏面の各画像 データがSBU72とSBU74からCDIC53に入 20 力されると、一旦画像一時記憶手段75に格納される。 その後、まず原稿表面の画像が画像一時記憶手段75よ り読み出され、IPP55でスキャナー画像処理を行っ た後、パラレルバス54、IMAC58を介して、フレ ームメモリあるいはフレームメモリを介して図示してい ないHDDに格納される。この表面の画像がCDIC5 3より送信された後に、今度は原稿裏面の画像データが 画像一時記憶手段75より読み出され、IPP55、パ ラレルバス54、IMAC58を介して、フレームメモ リあるいはフレームメモリを介して図示していないHD 30 Dに格納されることになる。

【0012】図23は、図22のCDICの構成を示すブロック図である。同図において、図18のCDICと異なる構成として、原稿の表面と裏面の画像データが連続して同時に入力される場合に、これらを時分割で画像一時記憶手段75に書き込む出力制御部と書込みの最中でも、表面か裏面かのいずれかの画像データを読み出すことができる入力制御部を搭載している。

【0013】次に、図18又は図23のCDIC内のデータ圧縮部53-3の動作について説明すると、画像圧 40縮領域としては、図24に示すように主走査(画素)方向に4画素、副走査(ライン)方向に4ラインからなる4画素×4ラインの矩形領域の画素を逐次読み込み、圧縮処理を行っている。ここでは圧縮される領域は、4×4の16画素毎としているが、例えば動画像圧縮標準のMPEG方式で採用されているDCT(離散コサイン変換)では、8×8画素としており、圧縮対象領域サイズ、圧縮方法等は、アプリケーションにより異なる。ここでは、図24に示す4画素×4ラインの矩形領域に対し圧縮処理を行う場合について説明する。50

【0014】ラインFI/FOとデータ圧縮部の構成を 図25に、ラインデータ取り込みタイミングを図26に 示す。図25に示す構成の動作を図26に示すタイミン グに従って説明すると、まずライン1データをラインF I/FO_1に、ライン2データをラインFI/FO_2 に、ライン3データをラインFI/FO_3にライト し、次のライン4データの読み込み時にこのライン4デ ータとラインF I / FO_1 からリードされたライン1 データと、ラインF I / FO_2 からリードされたライ ン2データと、ラインFI/FO_3よりリードされた ライン3データをデータ圧縮部に入力し、圧縮データを 得るように制御する。次のライン5データはラインFI /FO_1に、ライン6データはラインFI/FO_2 に、ライン7データはラインFI/FO_3にライト し、次のライン8データ読込み時に、このライン8デー タとラインF I / FO_1 からリードされたライン 5 デ ータと、ラインFI/FO_2からリードされたライン 6データと、ラインFI/FO_3からリードされたラ イン7データをデータ圧縮部に入力する。以後、以上の 操作を繰り返すことにより、次々と入力される画像ライ ンデータの圧縮データを得ることができる。ここで、ラ インFI/FOに入力されるラインデータは、1画素8 ビットで、1ラインの画素数は600dpiで読み込ま れる場合、A3サイズまでのコピーがとれる複写機では 主走査画素数は、A4サイズ長手方向で約8k(1k= 1024) あるため、1ラインの画像データ格納用に は、8ビット×8kワードのラインFI/FOが必要に なり、回路的にかなり大きい。ここで、A3サイズより も大きな原稿、例えばA2やA1、さらにA0のサイズ のコピーがとれる複写機の場合、1ラインの画像データ 格納用のFI/FOの容量は、A3サイズを含め、次の ようになる。

【0015】A3サイズコピー機の場合のラインFI/FO容量:8ビット×8kワード=64kビット

A 2 サイズコピー機の場合のラインF I / F O 容量: 8 ビット×10kワード=80kビット

A 1 サイズコピー機の場合のラインF I / F O 容量: 8 ビット×16kワード=128kビット

A 0 サイズコピー機の場合のラインFI/FO容量: 8 ビット×20kワード=160kビット

【0016】図25のデータ圧縮部の場合は、ラインF I/FOは3本を使用していたが、その他の画像処理としてディジタルフィルタや変倍機能、あるいはパラレルバスにおける送信機能を実現する際に20本近くのラインFI/FOを必要とすることを考えると、トータルのFI/FOメモリ容量もかなり大きくなる。

【0017】次に、図22のスキャナーデータを格納する画像一時記憶手段75とのアクセス制御について以下に説明する。図27はスキャナーデータを画像一時記憶50手段にライン1から順に書き込む場合の様子を示す図で

ある。1ラインのアドレス増加分をオフセットアドレス (OFA) とし、原稿画像データの書き込み開始アドレスをベースアドレス (BA) とすると、各ライン毎の書き込み開始時のベースアドレスは、図中に示すように、ライン1がBA1、ライン2がBA2というように表される。また、図28は、画像メモリから原稿画像データを読み出す場合の様子を示している。図中に示すようにメモリアクセス時のアドレスは、図27に示すメモリ書き込みの場合と同様となる。

[0018]

【発明が解決しようとする課題】上記説明した従来例によれば、複写機での主走査画素数が多くなれば1ラインの画像データ格納用としてラインFI/FOが多く必要になり、回路的にかなり大きくなる。ましてや読み取る原稿のサイズが大きくなれば更に大きくなる。

【0019】本発明はこれらの問題点を解決するためのものであり、広幅コピー機と呼ばれるA2、A1、A0サイズの複写機においてもCDIC等の画像データ制御ASICに搭載されるラインFI/FOの容量を増やさずに済む、言い換えれば広幅コピー機の各サイズ毎に、それぞれの主走査画素数のFI/FO長を持つ画像データ制御ASICを開発せずに済む、画像処理装置、画像処理方法及び該方法を実行するプログラムを格納したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。

[0020]

【課題を解決するための手段】前記問題点を解決するた めに、原稿を搬送する搬送手段を有し、搬送手段により 搬送された原稿の画像を読み取り、読み取った画像デー タを画像記憶手段に一時格納し、画像記憶手段から画像 30 データを読み出し、必要な画像処理を行った後、これら の画像データをコントローラ側フレームメモリへ送信 し、蓄積する画像処理装置によれば、原稿画像の画像デ ータを画像記憶手段に一時格納する際はライン毎の格納 を制御し、画像データを画像記憶手段から読み出す際は 1 ラインを n 分割 (n は正の整数) し、n 分割された各 々を新たな1ラインとして読み出し、読み出したライン 毎に所定の画像処理を施す手段を有することに特徴があ る。よって、広幅コピー機と呼ばれる複写機においても CDIC等の画像データ制御ASICに搭載されるライ ンFI/FOの容量を増やさずに済む、例えばサイズで あるA3サイズ複写機では1ラインのラインFI/FO 容量として8ビット×8kワードが必要であるが、本発 明ではFI/FO容量を低減でき、更には画像データ制 御ASICのチップ単価の低減化を実現できる。

【0021】また、別の発明として、原稿を搬送する搬送手段を有し、搬送手段により搬送された原稿の画像を読み取り、読み取られた画像データを画像記憶手段に一時格納し、画像記憶手段から画像データを読み出し、必要な画像処理及び複数のライン毎に画像圧縮を行った

後、これらの画像圧縮データをコントローラ側フレーム メモリへ送信し、蓄積する画像処理装置によれば、原稿 画像の画像データを画像記憶手段に一時格納する際は、 ライン毎の格納を制御し、画像データを画像記憶手段か ら読み出す際に、画像圧縮単位のmライン(mは正の整 数) をライン1、ライン2、・・・、ラインmとし、さ らに1ラインを画素方向にn分割(nは正の整数)し、 ライン1のn分割された各々をライン11、ライン1 2、・・・、ライン1nとするときに、画像記憶手段か らライン11、ライン21、・・・、ラインm1の順で 読み出し、読み出したライン11~ラインm1を画素ブ ロック1とし、画素ブロック1で画像処理及び画像圧縮 を行い、画像記憶手段からライン12、ライン22、・ ・・、ラインm2の順で読み出し、読み出したライン1 2~ラインm2を画素ブロック2とし、画素ブロック2 で画像処理及び画像圧縮を行い、以後同様な読み出し順 によって、読み出された各画素ブロックに対して画像処 理及び画像圧縮を行う手段を具備することに特徴があ る。よって、CDIC等の画像データ制御ASIC内 で、mライン毎に圧縮をかける場合においても、画像デ ータ制御ASICに搭載するラインFI/FOの容量を 増やさずに済む、言い換えれば広幅コピー機の各サイズ 毎に、それぞれの主走査画素数のFI/FO長を持つ画 像データ制御ASICを開発せずに済む。

【0022】更に、1ラインをn分割する際の分割数nを原稿画像サイズあるいは画像記憶手段のメモリ容量等に応じて任意に変更する手段を具備することにより、各コピーサイズの複写機毎に、CDIC等の画像データ制御ASICを開発せずに済むようにし、開発費あるいは開発期間の低減化を実現できる。

【0023】また、別の発明である画像処理方法は、原稿画像の画像データを画像記憶手段に一時格納する際はライン毎の格納を制御し、画像データを画像記憶手段から読み出す際は1ラインをn分割(nは正の整数)し、n分割された各々を新たな1ラインとして読み出し、読み出したライン毎に所定の画像処理を施す。

【0024】更に、別の画像処理方法は、原稿画像の画像データを画像記憶手段に一時格納する際は、ライン毎の格納を制御し、画像データを画像記憶手段から読み出す際に、画像圧縮単位のmライン(mは正の整数)をライン1、ライン2、・・・、ラインmとし、さらに1ラインを画素方向にn分割(nは正の整数)し、ライン1のn分割された各々をライン11、ライン12、・・・、ライン1nとするときに、画像記憶手段からライン11、ライン21、・・・、ラインm1の順で読み出し、読み出したライン11~ラインm1を画素ブロック1とし、画素ブロック1で画像処理及び画像圧縮を行い、画像記憶手段からライン12、ライン22、・・・、ラインm2の順で読み出し、読み出したライン12~ラインm2を画素ブロック2とし、画素ブロック2で

画像処理及び画像圧縮を行い、以後同様な読み出し順に よって、読み出された各画素ブロックに対して画像処理 及び画像圧縮を行う。

【0025】また、別の発明として、上記画像処理方法 を実行するプログラムを格納したコンピュータ読み取り 可能な記憶媒体に特徴がある。よって、既存のシステム を変えることなく、かつ画像処理システムを構築する装 置を汎用的に使用することができる。

[0026]

【発明の実施の形態】本発明の画像処理装置は、原稿画 像の画像データを画像記憶手段に一時格納する際はライ ン毎の格納を制御し、画像データを画像記憶手段から読 み出す際は1ラインをn分割(nは正の整数)し、n分 割された各々を新たな1ラインとして読み出し、読み出 したライン毎に所定の画像処理を施す手段を有する。

[0027]

【実施例】図1及び図2は、本発明の第1の実施例にお けるスキャナーデータを画像一時記憶手段からCDIC が画像データを読み出す際の様子を示す図である。画像 一時記憶手段へのスキャナーデータの書き込みは、前述 の図27で示したのと同様で、メモリ上の書き込み開始 アドレスを示すベースアドレス (BA) と1ラインのラ イン長を示すオフセットアドレス(OFA)より、各ラ インの開始アドレスBA1、BA2、・・・を計算し、 スキャナーデータをメモリ上に格納する。メモリからス キャナーデータを読み出す場合の図1及び図2では、図 28に示す従来の読み出し方法に比べて、1ラインを2 分割し、読み出しを行う。分割の様子を図1に示し、読 み出す場合の順番とラインベースアドレスBAの演算の 方法を図2に示す。このように2分割する場合として は、CDIC等の画像データ制御ASICに搭載してい るラインFI/FO長よりも原稿画像の主走査画素数が 大きく、かつ搭載しているラインF I / F O 長の 2 倍よ りも原稿画像の主走査画素数が小さい場合である。図2 でメモリから画像データを読み出す際のオフセットアド レスOFA2は、実際の1ラインのオフセットアドレス OFAの約半分のOFA2を使用する。図1及び図2に おけるメモリ読出しは、画像データ制御ASICのCD IC内でmライン毎の画像圧縮を行わない場合の方法で

【0028】図3及び図4は、本発明の第2の実施例に おける画像一時記憶手段に格納されているスキャナーデ ータの読み出し時に、1ラインを3分割して実行する場 合の様子を示す図である。画像一時記憶手段へのスキャ ナーデータの書き込みは、図27に示す従来の方法と同 様である。分割の様子を図3に示し、読み出す場合の順 番とラインベースアドレスBAの演算の方法を図4に示 す。このように3分割する場合としては、CDIC等の 画像データ制御ASICに搭載しているラインFI/F O長よりも原稿画像の主走査画素数が大きく、かつ搭載 50 中に示した新たなベースアドレスを格納するレジスタ

しているラインFI/FO長の3倍よりも原稿画像の主 走査画素数が小さい場合である。図4でメモリから画像 データを読み出す際のオフセットアドレスOFA2は、 実際の1ラインのオフセットアドレスOFAの約3分の 1のOFA2を使用する。図3及び図4におけるメモリ

12

読出しは、画像データ制御ASICのCDIC内でmラ イン毎の画像圧縮を行わない場合の方法である。

【0029】図5及び図6は、本発明の第3の実施例に おける画像一時記憶手段に格納されているスキャナーデ ータの読み出し時に、1ラインを2分割し、かつ画像デ ータ制御ASICで図26に前述したように4ライン毎 の画像圧縮を行う場合のメモリからの画像データ読み出 しを示している。画像一時記憶手段へのスキャナーデー タの書き込みは、前述の従来の方法を示した図26の場 合と同様である。分割の様子を図5に示し、読み出す場 合の順番とラインベースアドレスBAの演算の方法を図 6に示す。図5中の()内は、画像一時記憶手段からラ インデータを読み出す順番を示している。このように2 分割する場合としては、CDIC等の画像データ制御A SICに搭載しているラインFI/FO長よりも原稿画 像の主走査画素数が大きく、かつ搭載しているラインF I/FO長の2倍よりも原稿画像の主走査画素数が小さ い場合である。図5でメモリから画像データを読み出す 際のオフセットアドレスOFA2は、実際の1ラインの オフセットアドレスOFAの約半分のOFA2を使用す

【0030】図7及び図8は、本発明の第4の実施例に おける画像一時記憶手段に格納されているスキャナーデ ータの読み出し時に、1ラインを3分割し、かつ画像デ ータ制御ASICで図25に前述したように4ライン毎 の画像圧縮を行う場合のメモリからの画像データ読み出 しを示している。メモリへのスキャナーデータの書き込 みは、前述の従来の方法を示した図27の場合と同様で ある。分割の様子を図7に示し、読み出す場合の順番と ラインベースアドレスBAの演算の方法を図8に示す。 図7中の()内は、メモリからラインデータを読み出す 順番を示している。このように3分割する場合として は、CDIC等の画像データ制御ASICに搭載してい るラインFI/FO長よりも原稿画像の主走査画素数が 大きく、かつ搭載しているラインFI/FO長の3倍よ 40 りも原稿画像の主走査画素数が小さい場合である。図8 でメモリから画像データを読み出す際のオフセットアド レスOFA2は、実際の1ラインのオフセットアドレス OFAの約3分の1のOFA2を使用する。さらに大き な原稿サイズを扱う場合は、分割数を大きくしていくこ とで対処可能となる。

【0031】図9はメモリアクセス時のアドレス演算回 路を示す論理回路図である。新規ベースアドレスレジス タ(以下NewBAと略す)91は、図6あるいは図8

で、そのロード信号ld_nbaにより、加算器(以下ADD と略す) 92で演算されたベースアドレスの値をロード する。マルチプレクサのmux0は、ベースアドレス (BA) か新たなベースアドレスNewBAのいずれか を選択してマルチプレクサのmux1あるいはマルチプ レクサのmux2に出力する。マルチプレクサのmux 1は、ADD92の出力か、マルチプレクサのmux0 の出力のいずれかを選択して、ラインベースアドレスレ ジスタ (以下LBAと略す) 93に出力する。LBA9 3は、マルチプレクサのmux1の出力を、そのロード 10 信号ld_lbaにより格納し、マルチプレクサのmux2及 びリードアドレスカウンタ (以下CRAと略す) 94に 出力する。マルチプレクサのmux2は、マルチプレク サのmux0の出力か、LBA93の値のいずれかを選 択して、ADD92のA入力に出力する。シフタsft1 は、オフセットアドレス (OFA) 2を1ビット上位シ フトすなわち 2 倍にしてマルチプレクサのmux3に出 力する。シフタsft2は、OFAを2ビット上位シフトす なわち4倍にしてマルチプレクサのmux3に出力す る。マルチプレクサのmux3は、OFA2か、OFA 20 2を2倍した値か、OFAか、OFAを4倍した値かの いずれかを選択して、ADD92のB入力に出力する。 ADD92は、そのA入力及びB入力の値の加算を行 い、NewBA91及びマルチプレクサのmux1に出 力する。CRA94は、そのロード信号ld_craにより、 LBA93の値をロードし、さらにカウンタインクリメ ント信号inc_craにより、アドレスのインクリメントを 行い、メモリからのリードアドレス (RA) を生成す る。

【0032】ここで、実際に一例として図8で示した1 ラインを3分割し、かつ画像圧縮を伴う場合のアドレス 生成とメモリリードの様子について図10~図14に示 す。以下、図8におけるメモリリードの様子と図10~ 図14でのメモリリードアドレス生成について述べる。 【0033】図8の最初のラインデータを読み出すステ ップ(1)では、ラインベースアドレスBA1_1はベ ースアドレスBAとなる。この場合、図10に示すよう に、先ずベースアドレスBAの値をLBAに格納する。 これは、マルチプレクサのmux0はB入力を出力し、 マルチプレクサのmux1もB入力を出力し、この値を 40 ロード信号1d_1baによりLBA93に取り込めばよい。 次に、このLBA93をCRA94に、そのロード信号 ld_craにより取り込む。これで、LBA93の値が、C RA94にセットされたので、メモリリードの進行に応 じてCRA94をそのインクリメント信号inc_craによ り、カウントアップして、メモリリードアドレスを生成 すればよい。

【0034】また、次のラインデータの読出しのステップ(2)で、そのラインベースアドレスBA2_1を生成する際には、図11に示すように、先ずベースアドレスを 50

格納したLBA93の値とオフセットアドレス(OFA)の値をADD92で加算し、その結果を新たなラインベースアドレスとしてLBA93に格納する。その後、このラインベースアドレスの値をCRA94にロードし、2ライン目のリードの進行に応じてカウントアップすることで、メモリリードアドレスを生成する。図8の3ライン目(ステップ(3))及び4ライン目(ステップ(4))も図11と同様な方法でメモリリードアドレスを生成することができる。

【0035】更に、次のステップ(5)のラインLine1 _2の読出し時のベースアドレスの演算の様子を図12に示す。先ず、ベースアドレス(BA)とオフセットアドレス(OFA2)の値の加算をADD92で行い、これをLBA93に格納する。次に、この値をCRA94にロードし、メモリリードの進行に合わせて、メモリアドレスのカウントアップを行えばよい。

【0036】また、次のステップ(6)~(8)のラインデータLine2_2、Line3_2、Line4_2の読出しのラインベースアドレスの演算は、前述の図11に示す方法で実現できる。

【0037】更に、次のステップ(9)のラインLine 1 _3の読出し時のベースアドレスの演算の様子を図13に示す。先ず、ベースアドレス(BA)とオフセットアドレス(OFA2)を2倍した値をADD92で加算し、これをLBA93に格納する。次に、この値をCRA94にロードし、メモリリードの進行に合わせて、メモリアドレスのカウントアップを行えばよい。

【0038】また、次のステップ(10)~(12)の ラインデータLine2_3、Line3_3、Line4_3の読出しのラインベースアドレスの演算は、前述の図11に示す方法で実現できる。

【0039】更に、次のステップ(13)のラインLine 5_1の読出し時のベースアドレスの演算の様子を図14に示す。先ず、ベースアドレス(BA)とオフセットアドレス(OFA)を4倍した値を加算器92で加算し、これをLBA93とNewBA91に格納する。次に、この値をLBA93からCRA94にロードし、メモリリードの進行に合わせて、メモリアドレスのカウントアップを行えばよい。以後のベースアドレスの値はBAではなく、新たなベースアドレスを格納するNewBA91の値を使用することで図7に示した、メモリに格納されているスキャナーデータの読み出し時に、1ラインを3分割し、かつ画像データ制御ASICで図26に前述したように4ライン毎の画像圧縮を行う場合のメモリからの画像データ読み出しが実現できることになる。

【0040】なお、ここでは図8の場合のメモリアドレス生成とメモリリードの様子について示したが、他の場合についても同様の方法でアドレス生成及びメモリアクセスを実現できる。

【0041】次に、図15は本発明のシステム構成を示

すブロック図である。つまり、同図は上記実施例におけ る画像処理方法によるソフトウェアを実行するマイクロ プロセッサ等から構築されるハードウェアを示すもので ある。同図において、画像処理システムはインターフェ ース (以下 I / F と略す) 101、C P U 102、R O M103、RAM104、表示装置105、ハードディ スク106、キーボード107及びCD-ROMドライ ブ108を含んで構成されている。また、汎用の処理装 置を用意し、CD-ROM109などの読取可能な記録 媒体には、本発明の画像処理方法を実行するプログラム 10 が記録されている。更に、I/F101を介して外部装 置から制御信号が入力され、キーボード107によって 操作者による指令又は自動的に本発明のプログラムが起 動される。そして、CPU102は当該プログラムに従 って上述の画像処理処理を施し、その処理結果をRAM 104やハードディスク106等の記録装置に格納し、 必要により表示装置105などに出力する。以上のよう に、本発明の画像処理方法を実行するプログラムが記録 した媒体を用いることにより、既存のシステムを変える ことなく、かつ画像処理システムを構築する装置を汎用 20 的に使用することができる。

【0042】また、本発明は上記実施例に限定されるものではなく、特許請求の範囲内の記載であれば多種の変形や置換可能であることは言うまでもない。

[0043]

【発明の効果】以上説明したように、原稿を搬送する搬 送手段を有し、搬送手段により搬送された原稿の画像を 読み取り、読み取った画像データを画像記憶手段に一時 格納し、画像記憶手段から画像データを読み出し、必要 な画像処理を行った後、これらの画像データをコントロ 30 ーラ側フレームメモリへ送信し、蓄積する画像処理装置 によれば、原稿画像の画像データを画像記憶手段に一時 格納する際はライン毎の格納を制御し、画像データを画 像記憶手段から読み出す際は1ラインをn分割(nは正 の整数) し、n分割された各々を新たな1ラインとして 読み出し、読み出したライン毎に所定の画像処理を施す 手段を有することに特徴がある。よって、広幅コピー機 と呼ばれる複写機においてもCDIC等の画像データ制 御ASICに搭載されるラインFI/FOの容量を増や さずに済む、例えばサイズであるA3サイズ複写機では 40 1ラインのラインFI/FO容量として8ビット×8k ワードが必要であるが、本発明ではFI/FO容量を低 減でき、更には画像データ制御ASICのチップ単価の 低減化を実現できる。

【0044】また、別の発明として、原稿を搬送する搬送手段を有し、搬送手段により搬送された原稿の画像を読み取り、読み取られた画像データを画像記憶手段に一時格納し、画像記憶手段から画像データを読み出し、必要な画像処理及び複数のライン毎に画像圧縮を行った後、これらの画像圧縮データをコントローラ側フレーム 50

メモリへ送信し、蓄積する画像処理装置によれば、原稿 画像の画像データを画像記憶手段に一時格納する際は、 ライン毎の格納を制御し、画像データを画像記憶手段か ら読み出す際に、画像圧縮単位のmライン(mは正の整 数) をライン1、ライン2、・・・、ラインmとし、さ らに1ラインを画素方向にn分割(nは正の整数)し、 ライン1のn分割された各々をライン11、ライン1 2、・・・、ライン1nとするときに、画像記憶手段か らライン11、ライン21、・・・、ラインm1の順で 読み出し、読み出したライン11~ラインm1を画素ブ ロック1とし、画素ブロック1で画像処理及び画像圧縮 を行い、画像記憶手段からライン12、ライン22、・ ・・、ラインm2の順で読み出し、読み出したライン1 2~ラインm2を画素ブロック2とし、画素ブロック2 で画像処理及び画像圧縮を行い、以後同様な読み出し順 によって、読み出された各画素ブロックに対して画像処 理及び画像圧縮を行う手段を具備することに特徴があ る。よって、CDIC等の画像データ制御ASIC内 で、mライン毎に圧縮をかける場合においても、画像デ ータ制御ASICに搭載するラインFI/FOの容量を 増やさずに済む、言い換えれば広幅コピー機の各サイズ 毎に、それぞれの主走査両素数のFI/FO長を持つ両 像データ制御ASICを開発せずに済む。

【0045】更に、1ラインをn分割する際の分割数nを原稿画像サイズあるいは画像記憶手段のメモリ容量等に応じて任意に変更する手段を具備することにより、各コピーサイズの複写機毎に、CDIC等の画像データ制御ASICを開発せずに済むようにし、開発費あるいは開発期間の低減化を実現できる。

【0046】また、別の発明である画像処理方法は、原稿画像の画像データを画像記憶手段に一時格納する際はライン毎の格納を制御し、画像データを画像記憶手段から読み出す際は1ラインをn分割(nは正の整数)し、n分割された各々を新たな1ラインとして読み出し、読み出したライン毎に所定の画像処理を施す。

【0047】更に、別の画像処理方法は、原稿画像の画像データを画像記憶手段に一時格納する際は、ライン毎の格納を制御し、画像データを画像記憶手段から読み出す際に、画像圧縮単位のmライン(mは正の整数)をライン1、ライン2、・・・、ラインmとし、さらに1ラインを画素方向にn分割(nは正の整数)し、ライン1のn分割された各々をライン11、ライン12、・・、ライン1nとするときに、画像記憶手段からライン11、ライン21、・・・、ラインm1の順で読み出し、読み出したライン11~ラインm1を画素ブロック1で画像処理及び画像圧縮を行い、画像記憶手段からライン12、ライン22、・・、ラインm2を画素ブロック2とし、画素ブロック2で画像処理及び画像圧縮を行い、以後同様な読み出し順に

(10)

18

よって、読み出された各画素ブロックに対して画像処理 及び画像圧縮を行う。

【0048】また、別の発明として、上記画像処理方法を実行するプログラムを格納したコンピュータ読み取り可能な記憶媒体に特徴がある。よって、既存のシステムを変えることなく、かつ画像処理システムを構築する装置を汎用的に使用することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み 10出す際の様子を示す図である。

【図2】本発明の第1の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図3】本発明の第2の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図4】本発明の第2の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図5】本発明の第3の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図6】本発明の第3の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図7】本発明の第4の実施例におけるスキャナーデータを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図8】本発明の第4の実施例におけるスキャナーデー 30 タを画像一時記憶手段からCDICが画像データを読み出す際の様子を示す図である。

【図9】メモリアクセス時のアドレス演算回路を示す論 理回路図である。

【図10】図9のアドレス演算回路におけるアドレス生成とメモリリードの様子を示す論理回路図である。

【図11】図9のアドレス演算回路におけるアドレス生成とメモリリードの様子を示す論理回路図である。 *

*【図12】図9のアドレス演算回路におけるアドレス生成とメモリリードの様子を示す論理回路図である。

【図13】図9のアドレス演算回路におけるアドレス生成とメモリリードの様子を示す論理回路図である。

【図14】図9のアドレス演算回路におけるアドレス生成とメモリリードの様子を示す論理回路図である。

【図15】本発明のシステム構成を示すブロック図である。

【図16】第1の従来例に係る画像処理装置のシステム 構成を示すブロック図である。

【図17】図16のIPPの構成を示すブロック図である

【図18】図16のCDICの構成を示すブロック図である。

【図19】図16のVDCの構成を示すブロック図であ ス

【図20】図16のIMACの構成を示すブロック図である。

【図21】図16のFCUの構成を示すブロック図であ 20 る。

【図22】第2の従来例に係る画像処理装置の構成を示すブロック図である。

【図23】図22のCDICの構成を示すブロック図である。

【図24】画像圧縮領域を示す図である。

【図25】ラインFI/FOとデータ圧縮部の構成を示す図である。

【図26】 ラインデータ取り込みタイミングを示す図である。


【図27】スキャナーデータを画像一時記憶手段にライン1から順に書き込む場合の様子を示す図である。

【図28】画像メモリから原稿画像データを読み出す場合の様子を示す図である。


【符号の説明】


91;ベースアドレスレジスタ、92;加算器、93; ラインベースアドレスレジスタ、94;リードアドレスカウンタ。


【図19】




【図1】











【図5】 主走查方向 オフセットアドレス(OFA) Line 1 (5) Line 1_2 (1) Line 1_1 Line 2 (6) Line 2_2 BAZ (=BA+OFA) (2) Line 2_1 Line 3 (7) Line 3_2 BA3 (=BA+0FA12) (3) Line 3_1 (8) Line 4_2 Line 4 BA4 (=BA+OFAx3) (4) Line 4_1 Line 5 (9) Line 5_1 (13) Line 5_2 9A5 (=8A+0FAx4) (10) Line 6_1 (14) Lime 6_2 Line 6 BAS (=BA+OFAx5) Line 7 (15) Line 7_2 (11) Line 7_1 BAT (=BA+OFAx6) (16) Line B_2 Line 8 (12) Line 8_1 方 BAS (=BA+OFAx?)
















ラインデータ ラインF I / FO_1 ライン1 ライン1 ラインF I / FO_1 ライン3 ライン4 ライン4 ライン4 ライン4

【図25】


【図16】




【図18】




【図20】




【図21】




【図22】



【図23】



【図27】



【図26】 ライン10ライト ライン5リード ラインタライト 表面ライン5~8圧着 ライン8入力 ラインロリード ラインフライト ラインフリード ラインのライト ライン1リード ライン6ライト 表面ライン1~4日種 ライン2リード ライン3ライト ライン3リード ライン4入力 312271F 542F17F0_1 342134F 圧縮ステージ 一 ラインF1/F0_2ー 747FI/FO_3-サイン4 ー

【図28】

